1. Kondisi
[back]
Buatlah rangkaian seperti pada percobaan 1, ganti LED dengan menggunakan seven segment
3. Video Simulasi
[back]
Pada Rangkaian digunakan 4 buah JK FLIP FLOP. Input J, K, dan S di setiap Flip Flop dihubungkan dengan power supplay. Otomatis J, K, dan S berlogika 1, karena S aktif rendah, maka S tidak aktif. Sedangkan untuk input dari R di setiap flip flop dihubungkan dengan saklar, sehingga pada rangkaian ini hanya input R yang bisa diubah-ubah. Untuk input Clock dihubungkan dengan sinyal generator pada gelombang sinus. Sedangkan clock pada JK flip flop kedua dihubungkan dengan output dari Q'. Begitu juga dengan clock pada JK flip flop ketiga dan keempat. Clock pada JK flip flop adalah aktif rendah, sehingga JK FF hanya bekerja saat fall time. Output Q di setiap JK FF sihubungkan dengan IC 7448 dimana IC tersebut adalah Dekoder BCD ke 7 segment jenis TTL adalah rangkaian yang berfungsi untuk mengubah kode bilangan biner BCD (Binary Coded Decimal) menjadi data tampilan untuk penampil/display 7 segment yang bekerja pada tegangan TTL (+5 volt DC).
Cara kerja Rangkaian yaitu ketika saklar tidak terhubung dengan power supply maka R pada JK FF akan berlogika 0, dimana input Reset adalah aktif rendah sehingga Reset aktif. Pada JK FF SET dan RESET adalah asinkron sedangkan J dan K adalah sinkron, Jika Asinkron mengeluarkan output maka sinkron akan diabaikan walaupun juga mengeluarkan output. Pada rangkaian karena J dan K berlogika 1, maka output JK FF adalah kondisi Toggle, dimana output Q dan Q' akan bergantian terus menerus dari 1 ke 0 atau 0 ke 1, tetapi karena RESET aktif yaitu saat berlogika 0, maka output dari JK tersebut akan diabaikan, sehingga outptu JK FF menjadi Q' berlogika 1, karena ketika RESET berlogika 0, maka outputnya adalah Q' berlogika 1. Sehingga pada input IC 7448 semuanya berlogika 0, dan tampilan pada 7 segment adalah angka 0.
Pada saat saklar dihubungkan dengan power supply maka Reset akan berlogika 1, dimana Reset dan Set tidak aktif, sehingga Asisnkron tidak mengeluarkan output. Pada sinkron yaitu J dan K berlogika 1, sehingga akan terjadi kondisi toggle, karena clock dihubungkan dengan sinyal generator maka output dari JK FF akan selalu bergantian. Clock pada JK FF kedua bergantung pada output dari JK FF pertama, dan begitu seterusnya sampai clock JK FF keempat bergantung pada JK FF ketiga, kedua dan pertama. Pada input IC 7448 akan terjadi pergantian input dari JK FF karena output dari JK FF selalu berganti, yang membuat output IC 7448 yang dihubungkan dengan 7-segment malekakukan hitung mundur dari angka 15 sampai 0 dan diulang lagi dari 15. Tetapi karena 7-segment yang digunakan hanya satu, maka angka 10-15 tidak bisa ditampilkan sehingga hanya angka 0-9 yang akan ditampilkan.
5. Link Download [back]
File HTML - Download
File Rangkaian Simulasi - Download
Tidak ada komentar:
Posting Komentar